- 宇宙射線對汽車電子系統的損傷分析
- 探討太空射線引發電子系統的故障
- 采用具有SRAM FPGA的汽車系統
設想一下：如果你驅車以每小時75英里的速度在高速公路上疾馳，一邊駕駛著2006才購買的新車，一邊欣賞著Steve Miller的Greatest Hits樂曲。突然間，引擎管理系統或穩定控制系統失效。如果出現這一幕，您不僅僅可能會遭遇嚴重或可能是致命的車禍，而且車廠也可能被毀譽一旦，假設類似情況不止你一個的話。
隨著汽車從純機械設備向現代高度集成的線控駕駛汽車電子系統發展，設計工程現在面臨越來越多的挑戰。它們必須持續把復雜的電子設備添加到每一個后續車型年，與此同時，仍然要維持高標準的品質和可靠性，并滿足嚴格的低成本和大批量生產的要求。
傳統上，這些開發商一直采用微控制器(MCU)、ASIC和碩大的線束來實現和控制這些系統并擴展每一代汽車的性能。目前，這些技術已經逼近了它們的極限，并因復雜性呈指數增長而引發了對可靠性問題的關注。為了解決這些問題，許多設計工程師正在轉向采用FPGA作為下一代汽車電子設計的靈活和低成本的解決方案。
太空射線引發的故障
為了確?，F代汽車中各種系統的功能運轉正常，必須對元器件提出可靠性數據的要求。雖然人們掌握元器件可靠性的大部分原理，但是，在選擇可編程邏輯器件如FPGA的過程中，要把一些獨特的問題納入應該考慮的因素。
明確地說，技術決策人要預見到將影響可編程邏輯系統的故障源。雖然來自太空(宇宙射線)的中子轟擊的概念聽起來就像蹦出Star Trek的插曲，中子導致的錯誤現實上對許多類型的電子設備都有危害。
中子導致的固件錯誤(firm error)已經從一件麻煩事變為重大問題。例如，如果中子導致基于SRAM(基于靜態)的FPGA的(以下簡稱：SRAM FPGA)配置單元被擾亂，就可能導致功能喪失。如果出現這種情況，它就可能造成主系統失常。展望未來，這種問題將更為嚴重，因為將來的深亞微米制造工藝將持續為基于FPGA的汽車電子系統的設計工程師帶來實實在在的挑戰。
在集成電路內部由中子造成的單事件擾亂(SEU)可能在各種類型非易失性存儲單元中都會出現。上述SRAM FPGA采用內部存儲單元來保持FPGA的配置狀態或(個性)。這些存儲器單元面對更為嚴重的可靠性威脅。當內容被改變的時候，它被稱為“軟錯誤”，因為是數據錯誤，而功能不受影響。雖然該器件可以采用校正數據成功地重新寫入，對SRAM數據和寄存器可以分別采用EDAC(錯誤檢測和校正)或TMR(隧道磁阻)。軟錯誤可能導致數據丟失或“系統出現意外故障”。
如果SRAM FPGA配置存儲器單元受到破壞，那就稱為“固件錯誤”，因為這些錯誤不易檢測或校正并且本質上不是瞬時現象。一旦在FPGA中出現固件錯誤，必須采用初始配置對該器件進行重新載入。在一些情況下，必須重新上電以清除故障，然后，重新配置。
這些配置單元中，只要有一個遭遇中子導致的SEU，后果都是嚴重的。如果配置為被擾亂并改變狀態，它可能會改變整個器件的功能，導致重大數據崩潰或向系統中的其它電路發送虛假的信號。在極端情況下，如果固件錯誤長期未被檢測到其存在，那么，就能變成“硬故障(hard errors)”并對器件本身或包含該器件的系統造成破壞。這類問題的常見例子是：中子導致的穩故障把信號導向錯誤的路徑，從而造成短路。
對于采用SRAM FPGA的、執行重要任務的汽車電子應用系統，中子導致的錯誤有著重要的影響?，F有的檢測技術，每隔一定間隔讀回FPGA的配置，對防止系統內的錯誤毫無幫助。
此外，能夠檢測受破壞配置的讀回電路本身就易于遭受SEU或破壞。進一步說，在檢查汽車系統抗中子導致的錯誤中，隨著易受影響的FPGA技術的廣泛應用，人們要求把創新的質量認證體系添加到AEC-Q100標準之中，以補充JEDEC標準 89的不足。當前檢測和校正FPGA固件錯誤的方案增加了系統設計的額外復雜性，并增加了電路板的大小和物料的成本，從而增加了發現中子導致的錯誤的“成本”。
中子導致的固件錯誤可能對整個系統按時間計算的故障(FIT)率影響很大。由于難以檢測和幾乎不可能診斷，軟和穩故障可能引發維護和服務問題，從而有可能造成擔保費用攀升。在三種主流FPGA技術—反熔絲、閃存和SRAM—之中，只有反熔絲和閃存免受抗中子導致的軟錯誤和固件錯誤的影響。
[page]
實例：具有SRAM FPGA的汽車系統
本例分析一個安裝在駕駛室內地板中的系統。中子射線密度以Denver計算，元素鈷放置在5000英尺的高處，用SpaceRad 4.5(一種廣泛應用的輻射效應預測軟件程序)工具測量。根據已出版的關于0.22um SRAM FPGA的輻射數據，每天每1百萬門FPGA的預測擾亂率為1.05E-4。
如果供應商在乘員傳感器和氣袋控制模塊中部署1百萬門SRAM FPGA，把每天每1百萬門器件為1.054E-4的擾亂率乘以每天每系統為模擬4.38E-06的擾亂率或4375FIT。這意味著，如果同一供應商在50萬輛車中采用基于1百萬門SRAM FPGA的安全系統，把擾亂數1.05E-4乘以路上的車輛/系統的數量，就得到所有車輛每天有52.5的總擾亂數(假設車輛做恒速工作)。
這就相當于每27.4分鐘出現一次擾亂。即使對于每天兩小時的中等車輛使用率，仍然有每天兩次擾亂。因為這些都是穩故障，它們都將持續下去，直到SRAM FPGA被二次加載(通常要重新上電或強迫配置)。
在目前的半導體技術中，器件中的軟錯誤已經受到高度關注。隨著器件尺寸持續縮小，人們廣泛認為這些軟錯誤將成為主要問題。這些錯誤可能常常極大地降低系統的可用性。為了把系統的可用性維持在可以接受的水平，人們強烈要求避免出現軟錯誤。
未來要做的工作
當選擇FPGA的時候，至關重要的是評價每一種可編程架構所有權的總成本，并識別具有本質上可靠的內核技術的供應商，不要采用為低檔次要求應用而設計的二等品質的商用產品。
對于采用SRAM FPGA的設計工程師來說，有必要實現檢測和校正配置錯誤的電路，盡管這會增加系統成本和復雜性。此外，輻射測試數據表明，反融絲和基于閃存的FPGA不易于出現因中子導致的擾亂而造成的配置丟失。這使它們特別適用于可靠性要求高的應用。
現在，想象以下稍微不同的外景：你以每小時75英里的速度駕駛著新的2006車型在高速公路奔馳，耳畔聆聽著優美的Steve Miller的Greatest Hits樂曲。由于對引擎管理系統中采用的基于非易失性閃存的FPGA充滿信心，你推桿加速狂飆，體驗著極速帶來的快樂，享受著舒適和無故障的旅行。
