【導(dǎo)讀】“眾人拾柴火焰高” ——資源整合通常會(huì)帶來(lái)更好的結(jié)果。畢竟 “三個(gè)臭皮匠，頂個(gè)諸葛亮”，在電子領(lǐng)域也是如此：較之單一的走線(xiàn)，差分對(duì)布線(xiàn)更受青睞。
本文要點(diǎn)
●PCB 差分對(duì)的基礎(chǔ)知識(shí)。
●差分對(duì)布線(xiàn)指南，實(shí)現(xiàn)更好的布線(xiàn)設(shè)計(jì)。
●高效利用 PCB 設(shè)計(jì)工具。
“眾人拾柴火焰高” ——資源整合通常會(huì)帶來(lái)更好的結(jié)果。畢竟 “三個(gè)臭皮匠，頂個(gè)諸葛亮”，在電子領(lǐng)域也是如此：較之單一的走線(xiàn)，差分對(duì)布線(xiàn)更受青睞。
不過(guò)，差分對(duì)布線(xiàn)可能沒(méi)那么容易，因?yàn)樗鼈儽仨氉裱囟ǖ囊?guī)則，這樣才能確保信號(hào)的性能。這些規(guī)則決定了一些細(xì)節(jié)，如差分對(duì)的走線(xiàn)寬度和間距，以及許多其他方面，如導(dǎo)線(xiàn)如何在電路板上一起布線(xiàn)。如果使用了大量的差分對(duì)，即使設(shè)計(jì)師已經(jīng)為每個(gè)信號(hào)布設(shè)了兩條單獨(dú)的走線(xiàn)，也會(huì)對(duì)電路板其他部分的布線(xiàn)產(chǎn)生很大的影響。本文將詳細(xì)介紹差分對(duì)的布線(xiàn)和一些需要注意的潛在問(wèn)題。
1. PCB 差分對(duì)的基礎(chǔ)知識(shí)
在開(kāi)始了解差分對(duì)布線(xiàn)的潛在困難和解決方案之前，先回顧一下基礎(chǔ)知識(shí)。有過(guò) PCB layout 經(jīng)驗(yàn)的人一定熟悉單端信號(hào)。單端信號(hào)是指在一條走線(xiàn)上傳輸信號(hào)，然后使用一個(gè)共同的參考平面作為信號(hào)的返回路徑。當(dāng)我們?cè)陔娐钒迳喜季€(xiàn)時(shí)，接地平面是信號(hào)的返回路徑，這就是單端信號(hào)。大多數(shù) PCB 網(wǎng)絡(luò)都是這樣布線(xiàn)的。
然而，這種布線(xiàn)方式有一個(gè)問(wèn)題：隨著傳輸線(xiàn)速度提高，單端信號(hào)可能會(huì)受到一些問(wèn)題的影響，包括串?dāng)_噪音和電磁干擾 (EMI)。此時(shí)，差分信號(hào)就派上了用場(chǎng)。
差分信號(hào)使用兩個(gè)互補(bǔ)的信號(hào)來(lái)傳輸一個(gè)數(shù)據(jù)信號(hào)，但第二個(gè)信號(hào)與第一個(gè)信號(hào)的相位相反。信號(hào)接收器使用反相和同相信號(hào)之間的差異來(lái)破譯信息。使用差分對(duì)布線(xiàn)傳輸信號(hào)有一些重要的好處，首先是能減少噪音和 EMI：
●傳入的干擾將被均等地添加到反相和同相的信號(hào)中。由于接收器是對(duì)兩個(gè)信號(hào)之間的差異作出反應(yīng)，無(wú)論是否受到影響，影響都是最小的。與影響單端信號(hào)的干擾相比，這樣的性能要好得多。
●差分對(duì)的電磁場(chǎng)大小相等，但極性相反，因此來(lái)自?xún)蓷l走線(xiàn)的干擾通?？梢韵嗷サ窒?。
印刷電路板上的差分對(duì)布線(xiàn)
與單端信號(hào)相比，差分對(duì)還有一個(gè)優(yōu)勢(shì)，那就是它們可以在較低的電壓下工作。單條走線(xiàn)必須在較高的電壓下工作，以確保其信噪比 (SNR) 足以抵御任何傳入的噪聲。差分對(duì)對(duì)噪聲的抗干擾能力更強(qiáng)，因此需要的電壓更低，這提供了一些額外的好處：
●所需的電壓更低意味著功耗也更低。
●信號(hào)的電壓轉(zhuǎn)換將更小，有助于確保電路板的電源完整性。
●在較低的信號(hào)電壓下可以使用較高的工作頻率。
●電壓越低，輻射的 EMI 就越少。
如上所述，在電路板上使用差分信號(hào)有諸多好處，但也要付出一些代價(jià)。
2. PCB layout 中與差分對(duì)相關(guān)的問(wèn)題
如上文所述，使用差分對(duì)布線(xiàn)有諸多好處，但也有一些缺點(diǎn)。第一個(gè)也是最明顯的問(wèn)題是，必須為每個(gè)信號(hào)布設(shè)兩條走線(xiàn)。這不僅使電路板上的布線(xiàn)量增加了一倍，而且由于差分對(duì)有額外的規(guī)則，還會(huì)占用更多的空間。我們來(lái)看看設(shè)計(jì)師在進(jìn)行差分對(duì)布線(xiàn)時(shí)不得不面對(duì)的一些難題。
差分對(duì)中兩條走線(xiàn)的長(zhǎng)度必須相等
差分對(duì)的一大優(yōu)勢(shì)是，通過(guò)兩個(gè)極性相反的均等信號(hào)來(lái)代表信號(hào)，可以消除噪聲和 EMI。但如果線(xiàn)路的長(zhǎng)度不相等，這種平衡就會(huì)遭到破壞，并可能反過(guò)來(lái)產(chǎn)生共模噪聲和嚴(yán)重的 EMI 問(wèn)題。如果線(xiàn)路的長(zhǎng)度不一致，信號(hào)的上升和下降時(shí)間越長(zhǎng)，問(wèn)題就會(huì)越嚴(yán)重。
差分對(duì)走線(xiàn)的寬度和間距必須始終保持一致
走線(xiàn)靠得越近，差分對(duì)之間的耦合性就越好。然而，當(dāng)走線(xiàn)的間距發(fā)生變化時(shí)，差分阻抗也會(huì)發(fā)生變化，從而導(dǎo)致阻抗不匹配以及額外的潛在噪聲和 EMI。
為了避免這種情況，差分對(duì)必須一起布線(xiàn)，并且寬度要相同，當(dāng)在電路板上的障礙物（如過(guò)孔或較小的器件）周?chē)M(jìn)行布線(xiàn)時(shí)，這可能是個(gè)難題。
示例：不在障礙物周?chē)M(jìn)行差分對(duì)布線(xiàn)
為了讓差分對(duì)布線(xiàn)發(fā)揮最佳性能，要遵循一些基本規(guī)則，接下來(lái)將一一討論。
3. 差分對(duì)布線(xiàn)指南
為了在電路板上獲得最佳的信號(hào)性能和完整性，以下是 PCB 設(shè)計(jì)師需要注意的一些差分對(duì)布線(xiàn)規(guī)則：
差分對(duì)需要一起布線(xiàn)
對(duì)于布線(xiàn)團(tuán)隊(duì)來(lái)說(shuō)，差分對(duì)的兩條走線(xiàn)需要清楚地標(biāo)記為差分對(duì)，以便在信號(hào)的整個(gè)長(zhǎng)度上一起布線(xiàn)。
●如果可能的話(huà)，盡量避免使用過(guò)孔。如果必須要使用，應(yīng)該對(duì)稱(chēng)擺放一對(duì)過(guò)孔。盡量使過(guò)孔靠得很近，它們相對(duì)于布線(xiàn)焊盤(pán)的位置應(yīng)該是均等的。
●最好使用內(nèi)層布線(xiàn)，以盡量減少串?dāng)_，但這意味著使用過(guò)孔過(guò)渡到各層。
●確保差分對(duì)與其他走線(xiàn)彼此分離。通常，間隔距離應(yīng)為正常走線(xiàn)寬度間距的三倍。
●如果可能的話(huà)，考慮在相鄰的信號(hào)層上進(jìn)行側(cè)面差分對(duì)布線(xiàn)。這將帶來(lái)更高的布線(xiàn)密度和更好的串?dāng)_控制。
兩條走線(xiàn)之間的布線(xiàn)保持對(duì)稱(chēng)
成功的差分對(duì)布線(xiàn)應(yīng)該使兩條線(xiàn)路之間形成鏡像。要做到這一點(diǎn)，在布線(xiàn)時(shí)要考慮：
●規(guī)劃布線(xiàn)方式，避免障礙物，如過(guò)孔或無(wú)源器件，以保持差分對(duì)的對(duì)稱(chēng)性（如上圖所示）。
●規(guī)劃焊盤(pán)入口和出口的布線(xiàn)，使走線(xiàn)之間盡可能形成鏡像。
●在走線(xiàn)的整個(gè)長(zhǎng)度上使用相同的走線(xiàn)寬度。
●差分對(duì)走線(xiàn)之間的間距保持一致。
●差分對(duì)走線(xiàn)的長(zhǎng)度保持一致
如前所述，差分對(duì)走線(xiàn)的長(zhǎng)度必須是相同的。為此，可以在較短的那條線(xiàn)路上添加蛇形走線(xiàn)，使兩者長(zhǎng)度相等。雖然這將稍微改變線(xiàn)路的對(duì)稱(chēng)性，但長(zhǎng)度相等更加重要。如果長(zhǎng)度不均等是由于焊盤(pán)位置不對(duì)稱(chēng)，可試著在線(xiàn)路的這個(gè)區(qū)域添加蛇形走線(xiàn)。
雖然在進(jìn)行差分對(duì)布線(xiàn)時(shí)需要關(guān)注很多問(wèn)題，但 PCB 設(shè)計(jì) CAD 工具通常有很多功能，可以幫助我們配置差分對(duì)布線(xiàn)的方式。
Cadence Allegro PCB Designer 約束管理器中的差分對(duì)布線(xiàn)規(guī)則
使用PCB CAD 工具進(jìn)行差分對(duì)布線(xiàn)
曾幾何時(shí)，PCB layout 設(shè)計(jì)師只能手動(dòng)進(jìn)行差分對(duì)布線(xiàn)。他們需要花費(fèi)大量精力來(lái)確保線(xiàn)路保持對(duì)稱(chēng)，而在布線(xiàn)之后再修改走線(xiàn)堪稱(chēng)一場(chǎng)噩夢(mèng)?，F(xiàn)在， Cadence Allegro PCB Designer 這樣的工具提供了自動(dòng)的差分對(duì)布線(xiàn)功能，在布線(xiàn)時(shí)可以輕松確保差分對(duì)之間保持適當(dāng)?shù)膶挾群烷g距。此外，還可以添加規(guī)則和約束，以管理差分對(duì)的各個(gè)方面。
在上圖中可以看到，Cadence 的 PCB layout 工具中使用 Constraint Manager 來(lái)管理包括差分對(duì)在內(nèi)的不同設(shè)計(jì)規(guī)則。其中包括走線(xiàn)的寬度和間距，允許走線(xiàn)蜿蜒的長(zhǎng)度，以及布線(xiàn)圖，包括焊盤(pán)的入口和出口。借助這一工具，我們可以為差分對(duì)輸入所有相關(guān)的規(guī)則，確保它們符合具體的電路需求。
（文章來(lái)源： Cadence楷登PCB及封裝資源中心）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
提高電源轉(zhuǎn)換器性能的低 RDS(on) SiC FET（SiC FET 架構(gòu)顯示出多項(xiàng)優(yōu)勢(shì)）
射頻天線(xiàn)實(shí)現(xiàn)和調(diào)試的最佳實(shí)踐
開(kāi)關(guān)電源環(huán)路穩(wěn)定性分析(五)（環(huán)路的分析）
