【導讀】當ADC的模擬輸入被驅(qū)動至額定滿量程輸入電壓時，ADC提供最佳性能。但在許多應用中，最大可用信號與額定電壓不同，可能需要調(diào)整。用于滿足這一要求的器件之一是可變增益放大器(VGA)。了解VGA如何影響ADC的性能，將有助于優(yōu)化整個信號鏈的性能。
本文分析一個采用雙通道16位、125/105/80 MSPS、流水線ADC AD9268和超低失真中頻VGA AD8375的電路中的噪聲。信號鏈包括一個VGA（在+6 dB增益設置下使用）、一個五階巴特沃茲低通濾波器（–3 dB滾降頻率為100 MHz）和ADC。本文將給出放大器和濾波器的噪聲計算，因為這些噪聲決定ADC在目標頻段內(nèi)的動態(tài)性能。
問題
許多采用高速ADC的實際應用都需要某種驅(qū)動器、放大器或增益模塊，用以將輸入信號縮放到滿量程模擬輸入范圍1，確保獲得最佳信噪比 (SNR)和無雜散動態(tài)范圍(SFDR)。此外，差分放大器也可以將單端信號轉(zhuǎn)換為差分信號來驅(qū)動ADC。這些器件都是有源器件，因而會增加ADC前端的噪聲。此噪聲在工作帶寬內(nèi)的積分會降低轉(zhuǎn)換性能。
針對具體應用，適當ADC的選擇取決于許多因素，包括：
● 模擬輸入范圍
● 輸入頻率/帶寬
● 所需分辨率/SNR
● 所需SFDR
某些應用同時要求高動態(tài)范圍和高分辨率。AD9268在70 MHz中頻提供78.2 dBFS（dB相對于滿量程）的SNR和88 dBc的SFDR，非常適合此類應用。
AD9268
● 信噪比(SNR)：78.2 dBFS (70 MHz)
● 無雜散動態(tài)范圍(SFDR)：88 dBc (70 MHz)
● 低功耗：750 mW (125 MSPS)
● 1.8 V模擬電源供電
● 1.8 V CMOS或LVDS輸出電源
● 1至8整數(shù)輸入時鐘分頻器
● 中頻采樣頻率達300 MHz
● 小信號輸入噪聲：−153.6 dBm/Hz（200 Ω輸入阻抗、70 MHz、125 MSPS）
● 可選片內(nèi)抖動
在系統(tǒng)層面，ADC前端可以使用放大器、變壓器或巴倫，但使用放大器的實現(xiàn)方案最為常見。使用放大器的原因可以是下面的一條或幾條：
● 為輸入信號提供增益以提高ADC分辨率
● 緩沖或變換輸入源與ADC之間的阻抗
● 將單端輸入信號轉(zhuǎn)換為差分輸出信號
AD8375
● 24引腳，4 mm × 4 mm LFCSP封裝
● 5 V單電源供電
● 關斷特性
● 噪聲系數(shù)：8 dB（最大增益時）
● 增益范圍：-4 dB至+20 dB
● 差分輸入與輸出
● 帶寬：630 MHz (−3 dB)
● 并行5位控制接口
● 提供穩(wěn)定的SFDR與增益變化關系
● 步長：1 dB ± 0.2 dB
● 輸出IP3：~50 dBm (200 MHz)
● 輸出P1dB：19 dBm (200 MHz)
AD8375 VGA可以用來將單端信號轉(zhuǎn)換為差分信號，同時它能在不同增益設置下保持高線性度和一致的噪聲性能。這些特性使它成為在較高中頻下驅(qū)動ADC的上好選擇。糟糕的是，信號鏈中的有源器件（即放大器），可能會限制ADC的性能。
示例
圖1給出了噪聲計算所用的電路拓撲結構。AD8375具有高阻抗差分輸出(16 kΩ||0.8 pF)。放大器通過一個五階低通抗混疊濾波器(AAF)與ADC接口，該AAF具有100 MHz帶寬和150 Ω輸入/輸出阻抗。圖1所示電路的頻率響應如圖2所示。
圖1. AD8375、AAF和AD9268信號鏈
圖2. AD8375、AAF和AD9268信號鏈的頻率響應
性能
系統(tǒng)設計師不會期望驅(qū)動ADC輸入端的放大器降低系統(tǒng)的總體動態(tài)性能，但針對某一應用選擇的驅(qū)動器和ADC組合，并不意味著它能在另一應用中提供同樣出色的性能。利用本文所述技術，系統(tǒng)工程師可以在選擇放大器之前估計預期的性能。
圖3顯示了兩種不同的設置。圖3(a)利用無源耦合連接轉(zhuǎn)換器，是客戶評估板的默認選項。無源前端網(wǎng)絡利用變壓器或巴倫，以及一個滾降頻率約為200 MHz的無源低通濾波器，將單端信號轉(zhuǎn)換為差分信號。圖3(b)顯示的可選放大器路徑。這兩種設置貢獻的噪聲比較如下。利用低中頻(10 MHz)時的單音快速傅里葉變換(FFT)來計算放大器增加的噪聲。
圖3. 典型ADC前端：(a) 無源；(b) 有源
噪聲分析通常使用兩種技術，但每種技術都很麻煩。噪聲譜密度(NSD)定義單位帶寬的噪聲功率。對于ADC，其單位為均方dBm/Hz或dBFS/Hz；對于放大器，其單位為均方根nV/√Hz。用放大器驅(qū)動ADC時，這種單位的不一致性構成系統(tǒng)噪聲計算的障礙。
噪聲系數(shù)(NF)是輸入SNR與輸出SNR的對數(shù)比，用dB表示。這一特性通常為RF工程師所用，在純RF環(huán)境下很有意義，但在帶ADC的信號鏈中使用NF計算，可能會導致令人誤解的結果。
另一種更有效的技術是對噪聲密度進行“反歸一化”處理，將其表示為均方根噪聲電壓，而不是均方電壓。這種方法直截了當，能夠?qū)ο到y(tǒng)噪聲進行清晰的分析，下面將予以說明。
圖4和圖5分別顯示這兩個前端的低頻單音FFT。注意，無源前端的SNR為77.7-dBFS，而有源前端的SNR為72.5-dBFS，比ADC的預期性能低5.2 dBFS。
圖4. 圖3a電路10 MHz模擬輸入音的FFT
圖5. 圖3b電路10 MHz模擬輸入音的FFT
分析
圖3a與圖3b所示設置的唯一不同是信號鏈中增加了放大器，因此可以放心地說，性能降低是由放大器的噪聲引起的。下面的計算有助于了解放大器帶來的噪聲。
首先，按照數(shù)據(jù)手冊的規(guī)定，使用轉(zhuǎn)換器的滿量程差分輸入電壓。將峰峰值電壓除以2√2得到均方根電壓，即0.707 V rms。
(1)基于ADC在10 MHz時的典型SNR，轉(zhuǎn)換器的噪聲貢獻為
(2)
(3)VNOISE, ADC = 92.2 μV rms， 帶放大器前端的系統(tǒng)SNR為 = 72.5 dBFS, 利用公式3計算系統(tǒng)噪聲得到168 μV rms。
(4)
(5)從公式4得到的系統(tǒng)噪聲是ADC和VGA的合并噪聲。放大器噪聲可以利用公式5計算，結果為140 μV rms。這表明，放大器噪聲至少比ADC噪聲大50%，因此它是系統(tǒng)交流性能的限制因素。
注意，必須判斷計算得到的VNOISE, AMP值是否與放大器的數(shù)據(jù)手冊一致。在150 Ω差分輸出阻抗下，額定噪聲譜密度約為20 nV/√Hz。
雖然數(shù)據(jù)手冊聲稱VGA的噪聲基本上不隨增益而變化，但此噪聲會隨負載而變化，因此噪聲譜密度應根據(jù)放大器輸出驅(qū)動的總阻抗進行縮放。放大器的差分輸出阻抗很大(16 kΩ||0.8 pF)，因此放大器看到的阻抗（見圖1）可以計算如下：
利用此數(shù)值，本應用中AD8375的減額噪聲譜密度可以通過公式6計算：
(6)注意，利用實際濾波器計算系統(tǒng)噪聲時，噪聲帶寬的形狀與理想濾波器不同。頻率響應的這種差別用“形狀因子”這一術語來定義，反映滾降區(qū)中的噪聲。形狀因子取決于濾波器的階數(shù)，是噪聲帶寬與–3 dB帶寬的比值。濾波器的極點越多，形狀因子越接近1。這一關系可從表1看出。
表1. 系統(tǒng)階數(shù)與形狀因子的關系
圖1示例的形狀因子為1.02。利用公式6計算放大器注入的噪聲：
VGA注入系統(tǒng)的這一估計噪聲值與利用公式5算得的測量值非常吻合，證明由AD8375和AD9268組成的信號鏈的性能主要取決于放大器。
結束語
許多情況下，系統(tǒng)信號鏈需要一個放大器（VGA或增益模塊）來將滿量程信號驅(qū)動到ADC。系統(tǒng)設計師必須了解不同放大器選擇導致的ADC性能降低情況。利用所選放大器和ADC進行設計之前，設計師可以利用本文所述的方法計算放大器的噪聲分布，估計預定系統(tǒng)實現(xiàn)方案的預期動態(tài)性能（通過SNR表示）。
推薦閱讀：
