【導讀】如果把射頻芯片分為三個階段，毋庸置疑，這三個階段是系統設計、路模塊設計、版圖設計。設計過程中如果出現不良設計，對之后的設計工作將會難上加難。同樣的效果花費的代價卻是巨大的，所以說，射頻接收芯片結構的選擇是重中之重。
一般而言，在現代的射頻系統中，天線接收到的信號頻率很高而且具有極小的信道帶寬。如果考慮直接濾出所需信道，則濾波器的Q值將非常大，而且高頻電路在 增益、精度和穩定性等方面的問題，在目前的技術條件下，對信號直接在高頻段解調是不現實的。使用混頻器將高頻信號降頻，在一個中頻頻率進行信道濾波、放大 和解調可以解決高頻信號處理所遇到的上述困難，但是又引入了另一個嚴重的問題，即鏡像頻率干擾：當兩個信號的頻率與本振(LO)信號頻率差在頻率軸上對稱 地位于本振信號的兩邊，或者說它們的絕對值相等但是符號相反，那么經過混頻后這兩個信號都將被搬移到同一個中頻頻率。如果其中一個是有用信號，另一個是噪 聲信號，那么噪聲信號所在的頻率就稱為鏡像頻率，這種經過混頻后的干擾現象通常被稱為鏡頻干擾。
為了抑制鏡頻干擾，普遍采用的方法是利用濾波器濾除鏡像頻率成份。但是由于該濾波器工作在高頻頻段，其濾波效果取決于鏡頻頻率與信號頻率之間的距離，或者說取決于中頻頻率的高低。如果中頻頻率高，信號頻率與鏡像 頻率相距較遠，那么鏡像頻率成份就受到較大的抑制;反之，如果中頻頻率較低，信號頻率與鏡像頻率相隔不遠，濾波的效果就較差。但另一方面，由于信道選擇在 中頻頻段進行，基于同樣的理由，較高的中頻頻率對信道選擇濾波器的要求也較高。所以，鏡像頻率抑制與信道選擇形成了一對矛盾，而中頻頻率的選擇成為平衡這 對矛盾的關鍵。在一些要求較高的應用中，常常使用兩次或三次變頻來取得更好的折衷。
依靠考慮周到的中頻頻率選擇和高品質的射頻(鏡像抑制) 和中頻(信道選擇)濾波器，一個精心設計的超外差接收機可以達到很高的靈敏度、選擇性和動態范圍，長久以來成為經典的傳統選擇。如前所述，超外差接收機在 抑制鏡像頻率干擾、敏度和選擇性上有較大優勢，而且多級轉換無直流漂移和信號泄漏，但是也有成本高、對IR濾波器有較高要求、需要低噪聲放大器(LNA) 和混頻器(Mixer)與50W的良好匹配等缺點，而且鏡像頻率抑制濾波器和信道選擇濾波器通常不適于單片集成。
后來的零中頻(Zero IF)結構，如圖1所示，不需要抑制濾波器，交互調制降低，較適合單片集成。但也有直流失調、信號泄漏的缺點，而且需要高頻、相噪的頻率合成器，給電路設 計也帶來一定難度。與零中頻相似，低中頻(Low IF)結構也適于集成，其結構如圖2所示(兩圖均以2.4GHz頻段的IEEE802.15.4協議為例)。但需要注意的是帶內鏡像頻率信號的抑制。通常 需要70dB的鏡像抑制比，但往往片上集成只能達到40dB或更少。
圖1 零中頻接收機結構;低中頻接收機結構
其他接收結構還有寬帶-雙中頻接收機、采樣接收機、數字中頻接收機等。寬帶-雙中頻接收機結構具有易集成、成本低、功耗低等優點，其缺點是閃爍噪聲影響和二 階互調失真明顯，且有射頻中頻串擾的問題。子采樣接收機和數字中頻接收機對模數轉換器(ADC)有較高要求，如需要ADC有足夠高的動態范圍，帶通Σ-Δ ADC( Band pass Σ-Δ ADC)等，而帶通Σ-Δ ADC有較大的設計難度。
如前所述的原因，現在的射頻芯片采用零中頻和低中頻方案的設計較為普遍，也是射頻接收端通常需要仔細評估的兩種方案。零中頻采用IQ解調的方法提取相位，正交成分等信息，由ADC將其數字化后處理。低中頻則采用典型的限頻鑒頻器從調制載波中提取信號。
低中頻結構避免了自動增益控制(Automatic gain control, AGC)電路且對信道信號的好壞有較快的響應速度，由此降低了接收機及相關電路的復雜度。鑒頻器等電路易于設計，不要求載波同步及大電流，占用芯片面積也 較小。不過相對于采用相干解調的零中頻結構，低中頻結構的靈敏度會有3dB的損失。而且通常低中頻結構需要一個信道濾波器獲得有效載波頻率，降低噪聲，鄰 道干擾等的影響。如果射頻系統所使用的協議所限定的信號頻率寬度，鄰道選擇要求較寬松，則對濾波器的要求就比較低。低中頻結構還需要鏡像抑制混頻器降低鏡 像干擾問題。
對于低碼元(chip)率的協議，如2M Chips/s，要求調頻寬度約為2 MHz。如果中頻過低，信道濾波器相對帶寬過高，那么濾波器也很難實現，而且也難以將中頻信號濾出，則將難度轉嫁給了基帶的數字濾波器。相反，中頻濾波器頻率過高就要求放大器的帶寬足夠大。
相比于低中頻，零中頻結構不需要本振在接收和放射模式間改變頻率，也就降低了頻率合成器設計的難度。零中頻結構也不需要鏡像抑制混頻器，因為零中頻結構不會 產生鏡像頻率。相比于相等帶寬的中頻帶通濾波器的設計，零中頻結構只需要更簡單的低通濾波器以確定I路與Q路輸出信噪比。零中頻結構可以在濾波器匹配和同 步檢波技術上獲得最佳解調效果。
不過零中頻相比于低中頻技術也有自身的缺點。比如需要AGC，混頻器后的直流偏移(DC offset)消除電路，并且由于信號分I、Q兩路，故須兩個模數轉換器(ADC)及一個共用的ADC來對信號進行模數轉換。IQ兩路與基帶芯片或集成的 基帶電路之間需要一個IQ模擬接口，IQ結構存在一個重要設計難點就是IQ平衡問題。IQ兩路間的幅值和相位失衡將產生IQ圖像疊加在有用信號上，這會降 低EVM性能。所以，零中頻結構有時還需要額外的電路來隔離基帶芯片以實現同步解調。表1給出在一種IEEE802.15.4的射頻接收器在0.18mm 工藝下的兩種設計方案的面積對比。
總之，接收器結構設計非常重要，不能簡單的認為哪種結構“好”哪種結構“不好”，而是需要認真的分析協議要求，根據相關參數仿真，而且最終的定案會牽涉到多方面的折衷考慮。
相關閱讀：
設計前沿：車載無線射頻耳機系統的設計
寬帶射頻功率放大器的匹配電路設計
選擇射頻電感器的關鍵參數
