【導(dǎo)讀】本講介紹過孔、45度角的路徑、短截線、樹型信號線排列、輻射型信號線排列等十大PCB布線技術(shù)，列出實(shí)用且經(jīng)過驗(yàn)證的PCB布線的通用規(guī)則和注意事項(xiàng)，并給出去耦電容的走線設(shè)計(jì)的實(shí)際案例分析。
本期大講臺(tái)推出EMC工程師網(wǎng)友楊鵬關(guān)于高速PCB的EMC設(shè)計(jì)的學(xué)習(xí)力作：詳細(xì)完整的一一剖析高速印制電路板中布局、布線、接地的EMC設(shè)計(jì)，并通過具體的實(shí)際案例，重點(diǎn)介紹高速印制電路板中的I/O端、混合數(shù)/模、時(shí)鐘、電源、信號完整性等電磁兼容設(shè)計(jì)。全文中所列的設(shè)計(jì)規(guī)則，可以幫助大家在PCB設(shè)計(jì)中解決大部分的電磁兼容問題，再通過少量外圍瞬態(tài)抑制器件和濾波電路及適當(dāng)?shù)耐鈿て帘魏驼_的接地，就可以輕松完成一個(gè)滿足電磁兼容要求的產(chǎn)品。
第一講 PCB元器件的EMC布局設(shè)計(jì)
第二講 PCB的EMC布線之分割、反射干擾抑和去耦電容配置
PCB EMC設(shè)計(jì)十大布線技術(shù)
（1）過孔：過孔一般被使用在多層印制線路板中。當(dāng)是高速信號時(shí)，過孔產(chǎn)生1到4nH的電感和0.3到0.5pF的電容。因此，當(dāng)鋪設(shè)高速信號通道時(shí)，過孔應(yīng)該被保持絕對的最少。對于高速的并行線（如地址和數(shù)據(jù)線），如果層的改變是不可避免，應(yīng)該確保每根信號線的過孔數(shù)一樣。
（2）45度角的路徑：與過孔相似，直角的轉(zhuǎn)彎路徑應(yīng)該被避免，因?yàn)樗趦?nèi)部的邊緣能產(chǎn)生集中的電場。該場能耦合較強(qiáng)噪聲到相鄰路徑，因此，當(dāng)轉(zhuǎn)動(dòng)路徑時(shí)全部的直角路徑應(yīng)該采用45度。圖5是45度路徑的一般規(guī)則。
（3）短截線：如圖 6所示短截線會(huì)產(chǎn)生反射，同時(shí)也潛在增加輻射天線的可能。雖然短截線長度可能不是任何系統(tǒng)已知信號波長的四分之一整數(shù)，但是附帶的輻射可能在短截線上產(chǎn)生振蕩。因此，避免在傳送高頻率和敏感的信號路徑上使用短截線。
（4）樹型信號線排列：雖然樹型排列適用于多個(gè)PCB印制線路板的地線連接，但它帶有能產(chǎn)生多個(gè)短截線的信號路徑。因此，應(yīng)該避免用樹型排列高速和敏感的信號線。
（5）輻射型信號線排列：輻射型信號排列通常有最短的路徑，以及產(chǎn)生從源點(diǎn)到接收器的最小延遲，但是這也能產(chǎn)生多個(gè)反射和輻射干擾，所以應(yīng)該避免用輻射型排列高速和敏感信號線。
（6）不變的路徑寬度：信號路徑的寬度從驅(qū)動(dòng)到負(fù)載應(yīng)該是常數(shù)。改變路徑寬度時(shí)路徑阻抗（電阻，電感，和電容）會(huì)產(chǎn)生改變，從而產(chǎn)生反射和造成線路阻抗不平衡。所以最好保持路徑寬度不變。
（7）洞和過孔密集：經(jīng)過電源和地層的過孔的密集會(huì)在接近過孔的地方產(chǎn)生局部化的阻抗差異。這個(gè)區(qū)域不僅成為信號活動(dòng)的“熱點(diǎn)”，而且供電面在這點(diǎn)是高阻，影響射頻電流傳遞。
（8）切分孔隙：與洞和過孔密集相同，電源層或地線層切分孔隙（即長洞或?qū)捦ǖ溃?huì)在電源層和地層范圍內(nèi)產(chǎn)生不一致的區(qū)域，就像絕緣層一樣減少他們的效力，也局部性地增加了電源層和地層的阻抗。
（9）接地金屬化填充區(qū)：所有的金屬化填充區(qū)應(yīng)該被連接到地，否則，這些大的金屬區(qū)域能充當(dāng)輻射天線。
（10）最小化環(huán)面積：保持信號路徑和它的地返回線緊靠在一起將有助于最小化地環(huán)，因而，也避免了潛在的天線環(huán)。對于高速單端信號，有時(shí)如果信號路徑?jīng)]有沿著低阻的地層走，地線回路可能也必須沿著信號路徑流動(dòng)來布置。
PCB EMC設(shè)計(jì)布線注意事項(xiàng)
采用平行走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容會(huì)增加，如果布局允許，電源線和地線最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。
為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計(jì)布線時(shí)應(yīng)盡量避免長距離的平行走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。
為了避免高頻信號通過印制導(dǎo)線時(shí)產(chǎn)生的電磁輻射，在印制線路板布線時(shí)， 需注意以下幾點(diǎn)：
- 布線盡可能把同一輸出電流而方向相反的信號利用平行布局方式來消除磁場干擾。
- 盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度，禁止環(huán)狀走線等。
- 時(shí)鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近。
- 總線驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線。對于那些離開印制線路板的引線，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。
- 由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比，與其寬 度成反比，因而短而精的導(dǎo)線對抑制干擾是有利的。時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號線常常載有大的瞬變電流，印制導(dǎo)線要盡可能短。對于分立元件電路， 印制導(dǎo)線寬度在1.5mm左右時(shí)，即可完全滿足要求；對于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。
- 發(fā)熱元件周圍或大電流通過的引線盡量避免使用大面積銅箔，否則，長時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。
- 焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于(d+1.2) mm，其中d為引線孔徑。對高密度的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。
印刷線路板的布線還要注意以下問題：
- 專用零伏線，電源線的走線寬度≥1mm；
- 電源線和地線盡可能靠近，以便使分布線電流達(dá)到均衡；
- 要為模擬電路專門提供一根零伏線；
- 為減少線間串?dāng)_，必要時(shí)可增加印刷線條間距離；
- 有意安插一些零伏線作為線間隔離；
- 印刷電路的插頭也要多安排一些零伏線作為線間隔離；
- 特別注意電流流通中的導(dǎo)線環(huán)路尺寸；
- 如有可能，在控制線（于印刷板上）的入口處加接R-C濾波器去耦，以便消除傳輸中可能出現(xiàn)的干擾因素。
下頁內(nèi)容：PCB布線規(guī)則和去耦電容走線實(shí)例
[page]
PCB布線通用規(guī)則：
在設(shè)計(jì)印制線路板時(shí)，應(yīng)注意以下幾點(diǎn)：
(1) 從減小輻射騷擾的角度出發(fā)，應(yīng)盡量選用多層板，內(nèi)層分別作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對信號線形成均勻的接地面，加大信號線和接地面間的分布電容，抑制其向空間
輻射的能力。
(2) 電源線、地線、印制板走線對高頻信號應(yīng)保持低阻抗。在頻率很高的情況下，電源線、地線、或印制板走線都會(huì)成為接收與發(fā)射騷擾的小天線。降低這種騷擾的方法 除了加濾波電容外，更值得重視的是減小電源線、地線及其他印制板走線本身的高頻阻抗。因此，各種印制板走線要短而粗，線條要均勻。
(3) 電源線、地線及印制導(dǎo)線在印制板上的排列要恰當(dāng)，盡量做到短而直，以減小信號線與回線之間所形成的環(huán)路面積。
(4) 時(shí)鐘發(fā)生器盡量靠近到用該時(shí)鐘的器件。
(5) 石英晶體振蕩器外殼要接地。
(6) 用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。
(7) 印制板盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發(fā)射與耦合。
(8) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地；電源線、地線盡量粗。
(9) I/O驅(qū)動(dòng)電路盡量靠近印刷板邊的接插件，讓其盡快離開印刷板。
(10) 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短而直。
(11) 元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無引線的貼片電容。
(12) 對A/D類器件，數(shù)字部分與模擬部分地線寧可統(tǒng)一也不要交叉。
(13) 時(shí)鐘、總線、片選信號要遠(yuǎn)離I/O線和接插件。
(14) 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時(shí)鐘。
(15) 時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳需遠(yuǎn)離I/O電纜。
(16) 石英晶體下面以及對噪聲敏感的器件下面不要走線。
(17) 弱信號電路，低頻電路周圍不要形成電流環(huán)路。
(18) 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
去耦電容走線實(shí)例分析
減少高速電路或芯片噪聲干擾的一個(gè)重點(diǎn)就是旁路電容，電容的走線設(shè)計(jì)關(guān)系到其實(shí)際的去耦效果[2]，實(shí)例如下：
（1）VCC和GND通向電源，噪聲電流未經(jīng)過去耦電容，去耦電容不起作用。
（2）GND將噪聲導(dǎo)入系統(tǒng)GND中，噪聲電流部分通過去耦電容，去耦電容效果微弱。
（3）GND將噪聲導(dǎo)入系統(tǒng)GND中，噪聲電流部分通過去耦電容，去耦電容效果微弱
（4）VCC和GND通向電源，噪聲未經(jīng)過去耦電容，去耦電容不起效果
（5）GND未短接入去耦電容，在GND與去耦電容之間存在高頻阻抗，去耦電容效果較差。
（6）去耦電容被正確連接到CPU和電源，高頻干頻電流將經(jīng)由去耦電容，去耦效果最好。
第一講 PCB元器件的EMC布局設(shè)計(jì)
第二講 PCB的EMC布線之分割、反射干擾抑和去耦電容配置
